더블 스택 구조로 290단 쌓아
‘채널 홀 에칭’ 기술로 업계 최대 단수 뚫어
2030년까지 1천단 낸드 개발키로

삼성전자가 업계 최초로 양산에 성공한 9세대 V낸드.삼성전자 제공

인공지능(AI) 시대를 맞아 고용량·고성능 낸드의 중요성이 커진 가운데 삼성전자가 업계 최초로 ‘1Tb(테라비트) TLC(트리플 레벨 셀·하나의 셀에 3비트 데이터를 기록할 수 있는 구조) 9세대 V낸드’ 양산을 시작하며 메모리 초격차 기술력을 재확인했다. 삼성전자는 업계 최소 크기 셀과 최소 몰드 두께를 구현해 1Tb TLC 9세대 V낸드의 비트 밀도를 이전 세대 대비 약 1.5배 증가시켰다.

삼성전자는 ‘더블 스택’ 구조로 구현 가능한 최고 단수 제품인 9세대 V낸드를 양산한다고 23일 밝혔다. 9세대 V낸드는 현재 주력인 236단 8세대 V낸드의 뒤를 잇는 제품으로, 290단 수준인 것으로 알려졌다.

더블 스택은 낸드플래시를 두 번에 걸친 ‘채널 홀 에칭’으로 나눠 뚫은 뒤 한 개의 칩으로 결합하는 방법을 뜻한다.

삼성전자는 채널 홀 에칭 기술을 통해 한 번에 업계 최대 단수를 뚫는 공정 혁신으로 생산성을 끌어올렸다고 설명했다.

채널 홀 에칭은 몰드층을 순차적으로 쌓은 다음 한 번에 전자가 이동하는 홀(채널 홀)을 만드는 기술로, 적층 단수가 높아져 한 번에 많이 뚫을수록 생산 효율이 증가하기 때문에 정교화·고도화가 요구된다.

실제로 낸드의 적층 경쟁이 치열해지면서 적층 공정 기술력의 중요성도 커지고 있다. V낸드의 원가 경쟁력은 최소한의 공정으로 단수를 쌓아 올리는 것이 핵심으로, 스택 수가 적을수록 거쳐야 하는 공정 수도 줄기 때문에 시간과 비용을 줄일 수 있어 경쟁력이 높다.

삼성전자는 업계 최소 크기 셀, 최소 몰드 두께를 구현해 1Tb TLC 9세대 V낸드의 비트 밀도(단위 면적당 저장되는 비트의 수)를 이전 세대 대비 약 1.5배 증가시켰다.

더미 채널 홀 제거 기술로 셀의 평면적을 줄였으며, 셀의 크기를 줄이면서 생기는 간섭 현상을 제어하기 위해 셀 간섭 회피 기술, 셀 수명 연장 기술을 적용해 제품 품질과 신뢰성을 높였다.

9세대 V낸드는 차세대 낸드플래시 인터페이스인 ‘토글 5.1’이 적용돼 8세대 V낸드 대비 33% 향상된 최대 3.2Gbps(초당 기가비트)의 데이터 입출력 속도를 구현했다.

삼성전자는 이를 기반으로 PCIe 5.0 인터페이스를 지원하고 고성능 SSD 시장을 확대해 낸드플래시 기술 리더십을 공고히 할 계획이다.

이와 함께 9세대 V낸드는 저전력 설계 기술을 탑재, 이전 세대 제품 대비 소비 전력이 약 10% 개선됐다.

삼성전자는 올해 하반기 ‘QLC(쿼드 레벨 셀) 9세대 V낸드’를 양산하는 등 AI 시대에 요구되는 고용량·고성능 낸드 개발에 박차를 가할 계획이다.

삼성전자 메모리사업부 허성회 플래시개발실장(부사장)은 “낸드플래시 제품의 세대가 진화할수록 고용량·고성능 제품에 대한 고객의 니즈(요구)가 높아지고 있어 극한의 기술 혁신을 통해 생산성과 제품 경쟁력을 높였다“며 “9세대 V낸드를 통해 AI 시대에 대응하는 초고속, 초고용량 SSD 시장을 선도해 나갈 것”이라고 말했다.

최근들어 반도체 업계의 낸드 적층 경쟁은 뜨겁다.

삼성전자는 앞서 작년 3분기 실적 콘퍼런스콜에서 2030년까지 1000단 V낸드를 개발한다고 밝힌 바 있다.

SK하이닉스는 작년 8월 미국에서 열린 ‘플래시 메모리 서밋 2023’에서 ‘1Tb TLC 321단 4D 낸드’ 샘플을 공개하며 반도체 업계 최초로 300단 이상 낸드 개발을 공식화했다. SK하이닉스는 2025년 상반기부터 321단 낸드를 양산할 예정이다. 마이크론은 2022년 세계 최초로 232단 낸드 양산을 시작했다.

배동진 기자 djbae@busan.com